In vielen CAD-Systemen basiert die Verdrahtung auf der Entscheidung des Netzwerksystems. Das Raster ist zu dicht, der Weg vergrößert, aber die Stufe zu klein, die Datenmenge im Zahlenfeld zu groß, was zwangsläufig höhere Anforderungen an den Speicherplatz der Geräte, aber auch des Objekts stellt Die elektronischen Produkte der Computerklasse haben einen großen Einfluss auf die Rechengeschwindigkeit. Und ein Teil des Weges ist ungültig, wie zum Beispiel das Pad, das durch den Komponentenschenkel oder durch das Installationsloch besetzt ist, deren befestigte Löcher durch die besetzt sind. Das Gitter ist zu spärlich, zu wenig Zugriff auf das Tuch durch die Rate der großen Auswirkungen. Es sollte also ein vernünftiges Rastersystem vorhanden sein, um den Verdrahtungsprozess zu unterstützen.
Der Abstand zwischen den beiden Schenkeln der Standardkomponenten beträgt {{0}},1 Zoll (2,54 mm), sodass die Basis des Rastersystems im Allgemeinen auf 0,1 Zoll (2,54 mm) eingestellt ist ) oder ein ganzzahliges Vielfaches von weniger als {{10}},1 Zoll, wie zum Beispiel: 0,05 Zoll, 0,025 Zoll, 0,02 Zoll usw.
Nachdem das Verdrahtungsdesign abgeschlossen ist, muss das Verdrahtungsdesign sorgfältig geprüft werden, um zu sehen, ob es den vom Designer festgelegten Regeln entspricht, und auch um zu bestätigen, ob die festgelegten Regeln die Anforderungen des Produktionsprozesses der Leiterplatte im Allgemeinen erfüllen Überprüfung der folgenden Aspekte.
a. Linie und Linie, Linie und Komponentenpads, Linie und Durchgangsloch, Komponentenpads und Durchgangsloch, der Abstand zwischen Durchgangsloch und Durchgangsloch ist angemessen, um die Produktionsanforderungen zu erfüllen.
b. Ob die Breite der Strom- und Masseleitungen angemessen ist und ob die Strom- und Masseleitungen eng gekoppelt sind (niedriger Wellenwiderstand)? Ob es noch Stellen in der Leiterplatte gibt, an denen die Masseleitung aufgeweitet werden kann.
c. Für die kritischen Signalleitungen werden die besten Maßnahmen ergriffen, wie z. B. die kürzeste Länge, Schutzleitungen hinzufügen, Eingangs- und Ausgangsleitungen sind klar getrennt.
d. Analoge und digitale Schaltungsteile, ob es eine eigene unabhängige Masse gibt.
e. Nach dem Hinzufügen von Grafiken in der Leiterplatte (z. B. Symbole, Hinweisetiketten), ob das Signal einen Kurzschluss verursacht.
f. Änderung einiger unerwünschter Linienformen.
g. Ob die Leiterplatte der Prozesslinie hinzugefügt wird? Ob der Lötstopplack den Anforderungen des Produktionsprozesses entspricht, ob die Größe des Lötstopplacks angemessen ist, ob die Zeichenmarkierung auf die Gerätepads gedrückt wird, um die Qualität der Elektroinstallation nicht zu beeinträchtigen.
h. Multilayer-Platine in der Stromerdungsschicht der äußeren Rahmenkante ist verengt, wie die Stromerdungsschicht aus Kupferfolie, die außerhalb der Platine freigelegt ist, leicht einen Kurzschluss zu verursachen.
a. Wenn bei Hochfrequenzstrom die Ecke des Drahtes einen rechten Winkel oder sogar einen spitzen Winkel aufweist, sind im Teil nahe der Ecke die magnetische Flussdichte und die elektrische Feldstärke höher, strahlen stärkere elektromagnetische Wellen und die Induktivität hier aus größer wird, wird auch der induktive Widerstand größer sein als die stumpfen oder abgerundeten Ecken.
b. Bei der Busverdrahtung digitaler Schaltungen weisen die Verdrahtungsecken stumpfe oder abgerundete Ecken auf, und die von der Verdrahtung eingenommene Fläche ist relativ klein. Unter den gleichen Bedingungen des Zeilenabstands ist die vom Zeilenabstand eingenommene Gesamtbreite 0,3-mal kleiner als die einer rechtwinkligen Biegung.
a. Uhr, Reset, mehr als 100 Millionen Signale und einige wichtige Bussignale und andere Signalleitungsverkabelungen müssen dem 3-W-Prinzip entsprechen, dieselbe Schicht und benachbarte Schichten ohne längere flache Wanderleitung und die Verbindung auf der Perforation so wenig wie möglich.
b. Das Problem der Anzahl der Hochgeschwindigkeitssignale durch das Loch, einige Geräterichtlinien für die Anzahl der Hochgeschwindigkeitssignale durch das Loch sind im Allgemeinen strenger, das Prinzip der Zusammenschaltung ist zusätzlich zum erforderlichen Pin-Fanout durch das Loch zu konsultieren Es ist strengstens verboten, das zusätzliche Loch in der inneren Schicht zu spielen, sie haben 8G PCIE 3 verlegt.0 Ausrichtung, auch 4 Löcher gespielt, kein Problem.
c. Derselbe Schichttakt und der Mittenabstand des Hochgeschwindigkeitssignals, um die 3H strikt einzuhalten (H für den Abstand der Ausrichtungsschicht zur Reflow-Ebene); benachbarte Signalschichten dürfen sich nicht überlappen, es wird empfohlen, dass auch das 3H-Prinzip eingehalten wird, auf dem oben genannten Übersprechen gibt es Tools, um das zu überprüfen.
